PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-085793

(43) Date of publication of application: 18.03.1992

(51)Int.CI.

G11C 11/414

(21)Application number: 02-200653

(71)Applicant: FUJITSU LTD

(22)Date of filing:


26.07.1990

(72)Inventor: KAGIWATARI HIROSHI

(54) SEMICONDUCTOR STORAGE

(57)Abstract:

PURPOSE: To attain a high speed writing cycle by omitting a column changeover switch circuit. CONSTITUTION: A column changeover switch circuit is omitted and, instead, a write executing part 31 and a read executing part 41 are provided for each column. Thus the potential difference between the bit line pairs 2 can be reduced down to the least limit value that is decided by the detecting ability of a sense amplifier and the noise margin. Then the potential amplitude of the pairs 2 is reduced so as to shorten the read-out time. At the same time, the circuit time constant is reduced and the write restoring time is shortened. Furthermore the pairs 2 can be directly driven at a write executing part via a bipolar transistor having the current driving ability higher than a p-MOS transistor. As a result, the write restoring time can be shortened more.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平4-85793

Solnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)3月18日

G 11 C 11/414

7323-5L G 11 C 11/34

3 1 5

審査請求 未請求 請求項の数 3 (全7頁)

図発明の名称 半導体記憶装置

②特 願 平2-200653

②出 願 平2(1990)7月26日

网発明者 鍵渡

公士

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一 外2名

明细

1. 発明の名称

半導体記憶装置

- 2. 特許請求の範囲
- (1) ロウ選択信号 (X) とコラム選択信号 (Y) とにより夫々アドレスを特定される複数のメモリセル(1) と,

数メモリセル(1) の各コラム毎に配され前記ロウ選択信号 (X) に応答し当該コラムのいずれかのメモリセル(1) に導通可能なピット線対(2)と、

前記ロウ選択信号 (X) 及び前記コラム選択信号 (Y) を含む外部信号に従って前記ピット線対(2) を介して前記いずれかのメモリセル(1) に記憶すべき信号を寄込み可能な審込み制御部(3) 及びいずれかのメモリセルの記憶信号を統出し可能な統出し制御部(4) と。

を備える半導体記憶袋置において、

前記 込み制御部(3) が、前記コラム選択信号

(Y) に応答してメモリセル(1) に対して害込み 電流を供給可能な書込み実行部(81)を各コラム毎 に確え。

前記統出し制御部(4) が、前記コラム選択信号(Y) に応答してメモリ,セル(1) の記憶信号を統出し可能な統出し実行部(41)を各コラム毎に備えること。

を特徴とする半導体記憶装置。

- (2) 請求項 1 記載の書込み実行部(31)がピット線対(2) に書込み回復電流を供給可能なパイポーラトランジスタを有することを特徴とする半導体記憶装置。
- (1) 前記パイポーラトランジスタが一対のトランジスタ(Q8、Q9)から構成され、該一対のトランジスタの夫々のペースは、書込み制御信号を含む外部信号に応答するトランジスタ組に接続されると共に、夫々抵抗(r1、r2)を介して第一の電源(Vss)に接続されており、

前 記トランジスタ組が、

一方の前記パイポーラトランジスタ(Q &)の

前記ペースに接続されるドレンを有する第一の n チャネルトランジスタ (Q3) と。

他方の前記パイポーラトランジスタ(Q9)の前記ペースに接続されるドレンと、前記第一の nチャネルトランジスタ(Q3)のソースに接続 されるソースとを有する第二のnチャネルトラン ジスタ(Q4)と、

一方のピット線(2 A 1)に接続されるソース 又はドレンと、前記第一のnチャネルトランジス タ (Q 3) のソースに接続されるドレン又はソー スとを有する第三のnチャネルトランジスタ (Q 6) と、

他方のピット線(2A2)に接続されるソース 又はドレンと、前記第一のnチャネルトランジス タ(Q3)のソースに接続されるドレン又はソー スとを有する第四のnチャネルトランジスタ (Q1)と、

前記第一のnチャネルトランジスタ(Q3) のソースに接続されるドレンと、第二の電源 (V2)に接続されるソースとを有し、前記コラ

計算機の高速化を受けてますます普込み及び統出 し制御の高速化が要請されている。

[従来技術]

従来の半導体記憶装置について第3図を参照して説明する。

同図においてこの半球体記憶装置は、各さされたでした。メモリセル1の各コラム毎に高込みのでは、メモリセル1の有別と、メモリセル1の有別と、メモリセル1の有別と、メモリセル1の方はでは、メモリセル1と、メモリセル1と、メモリセル1ので MOS インとを供給すると、MOS をおいて、MOS をはいる。

ム選択信号Yによって制御される第五のnチャネルトランジスタ(Q5)と

を備えることを特徴とする請求項 2 記載の半導体記憶装置。

3. 発明の詳細な説明

[発明の概要]

半導体記憶装置に関し、

書込み回復時間及び統出し時間の高速化を目的とし

コラム切換スイッチ回路を廃し、書込み制御部 及び統出し制御部が夫々各コラム毎に書込み実行 部及び統出し実行部を備えるように構成する。

[産業上の利用分野]

本発明はロウ選択信号とコラム選択信号とによりアドレスを特定されるメモリセルのための書込み制御部及び読出し制御部を備えた半導体記憶装置に関する。

一般にこの様な半導体記憶装置では、パイポーラ型トランジスタとMOS型トランジスタとが混在するBi-MOSIC回路として構成され、近年の電子

統出し時においては、春込み制御信号VEの レベルがLレベルとなり一対のC NOS インパータ INV 1. INV 2の双方のp-MOS トランジスタ Q1、Q3がいずれも導通し、コラム選択信号 Yによって選択されたメモリセルのためのコラム ピット線対21と共通ピット線対22とは当該コラム 切換スイッチ回路5によって導通し、ロウ選択信 「母Xで選択されたメモリセル1の記憶信号に従っ て当該コラムビット線対21及び共通ビット 対22 の一方のラインを経由しp - MOS トランジスタ Q1又はQ3を介してリード電流がメモリセル1 のレベルし側に流れる。これによりメモリセル1 内のレベルL側に維持されているラインに導通し ているコラムビット線対21のラインの電位が例え ば50mV程度下がるため、コラムビット線対21の他 方のラインとの間に電位差が生じ、共通ピット線 対22のいずれのラインの電位が低下したかをセン スアンプ40が読み出すことによりメモリセル1の 記憶が読み出されることになる。銃出し時間の高 適化に当っては、ピット線対の電位振幅をできる

だけ小さく選定することが要請される。

上記書込み時においては、ピット線対の内、ライト電流の流れる一方のラインはほぼ電源電位 V2まで大きく下がることとなるが、信号伝達時間が終了し書込み制御信号NEがLレベルに低下すると、n-NOSトランジスタQ2、Q4が導通側にあった一方のインパータINV1、1NV2はこの

[課題を解決するための手段]

第1図は本発明の鉄略構成図である。

上記目的を達成するために本発明では、コラム切換スイッチ回路を省略して共通ピット線対をなくすると共に、各込み及び統出し制御部に失々コラム選択信号に応答する各込み及び統出し実行部を各コラム毎に備えることとする。各込み制御部にはピット線対に対して書込み回復電流を供給するためのバイポーラトランジスタを配することが

本発明の創作に当っては下記のごとき検討が成された。

統出し時間の高速化は、共通ビット線対及び各コラムビット線対での電位振幅を小さく選定して電位降下を早めることで可能である。しかし共通ビット線対の電位振幅の下限は、センスアンプとしての差動アンプの検出能力及びノイズマージンによって制約される。従って高速化の手段としてはまず、第4回に、成を例示したコラム切換スイッチ回路5を構成するp~MOSトランジスタの

客込み制御信号を受けて p - MOS トランジスタ Q 1. Q 3 の 通側に切換わる結果再び初期状態の電位まで回復する。この書込み回復時間は、インパータ INV 1, INV 2 のゲート自体の遅れ時間及び p - MOS トランジスタ Q 1、 Q 3 の駆動能力、並びに共通ビット線対 22、各コラムビット線対 21及 びコラム切換スイッチ回路 5 を含む回路の時定数に依存する。

[発明が解決しようとする課題]

従来の半導体に憶装置はBi-NOS トランジスタの使用によりIC回路としての占有面積の輸小を可能としているものではあるが、電子計算機には高速化に対する要請が常に存在し、この要請を受け半導体記憶装置に対する害込み・統出し制御の高速化に対する要請も極めて強い。

本発明の目的は、できるだけ上記従来の半導体 記憶装置の占有面積を増大させることなく。 書込 み回復時間及び統出し時間を高速化し、もって半 導体記憶装置の高速化の要請に応えることに存す

ON抵抗を小さくすることが考えられる。しかしこれはp-MOS トランジスタ自体の面積の増大につながり、更にはゲート容量の増加も避けられずコラム選択信号を出力するトランジスタの駆動能力を大きくしなければならない、という欠点を有す

一方書込み回復時間の高速化は主として共通ビット線対を駆動するインパータ INV 1、 INV 2のp-MOS トランジスタの能力によって決定される。p-MOS トランジスタの ON抵抗を小さくして書込み時間を高速化することについては、統出し時においてセンスアンプでのビット線対の電位登検出のために最小の電位接幅を確保する必要があり、従って限界がある。

そこで本発明ではまずコラム切換スイッチ回路 を省略することとし、コラム切換スイッチ回路に 代えて各コラム毎に書込み実行部及び読出し実行 部を設けることとした。これにより、読出し時の ピット線対の電位差をセンスアンプの検出能力及 びノイズマージンで決定される最小限界値まで小 さくし、ピット線対の電位振幅を低く押さえることで読出し時間を短縮すると共に、回路の時定数 を減らし書込み回復時間を短縮することを可能と した。

更に書込み実行部においてp-NOSトランジスタに比べ大きな電流駆動能力を有するパイポーラトランジスタを介してはかり書込み回復時間を更に短縮することを可能にした。このようにパーラトランジスタを有する書込み実行部を各コラムのように致けてもコラム切換スイッチ回路のp-NOS 及びn-NOSトランジスタが省略された結果記憶装置全体の占有面積はさほど大きくはならない。
「作用」

コラム切換スイッチ回路の省略によりセンスアンプのためのマージンを減らすことで電位振幅を低く押さえ、統出し時間を高速化すると共に、回路の時定数が減って書込み回復時間の短縮も可能となり、記憶装置の高速化が可能になる。

また、書込み実行部におけるピット線対の書込

ている。

双方のバイポーラトランジスタQ8、Q9のベースは夫々、抵抗rl、r2を介してVcc 電源に接続されると共に、第一及び第二のnチャネルトランジスタQ3、Q4のドレンに接続されてり、第一及び第二のnチャネルトランジスタQ3、Q4の双方のソースは互いに接続されてタQ3、Q4の双方のソースは直かに接続されている。第三のnチャネルトランジスタQ6のソースは他方のピット練2A2に、第五のnチャネルトランジスタQ5のソースはV2電源に、失々接続されている。

第一及び第三の n チャネルトランジスタ Q 3 、Q 6 のゲートはライトアンプ 32の一方の出力ライン 3 A に、第二及び第四の n チャネルトランジスタ Q 4 、Q 7 のゲートはライトアンプ 32の 他方の出力ライン 3 B に、夫々接続されており、第五のn チャネルトランジスタ Q 5 のゲートはコラム選

み回復電流を供給するパイポーラトランジスタの 採用により電流駆動能力が大きくなり客込み回復 時間が更に短縮できる。

[実施例]

第2回を参照して実施例について説明する。

択信号Yによって制御される。

またロウ選択信号として成るワードドライバーの出力 X と、 審込み実行部 #1に対するコラム選択信号として成る審込み専用 ピットドライバーの時は V 1 . L レベルの時は V 2 とされており、統出し 制御部におけるコラム選択信号として成る統出し専用ピットドライバーの出力 Y′のレベルはセンスアンプ選択用トランジスタ Q 15の ECL レベルである。

統出し動作について説明する。メモリセル1A が週択され、メモリセル1Aの信号が図示の如く 左側が且レベル(H1), 右側がLレベル(Lov) にあるものと仮定する。

統出し動作においては書込み信号VEが且レベルであるので、ピット信号DIのいかんによらずライトアンプ32の出力ライン3A、3Bは双方ともLレベルとなり、書込み実行部31の各トランジスタの状態としては、NチャネルトランジスタQ5が導通、NチャネルトランジスタQ3、Q4、Q6、Q7が共に非導通であり、このためバイポーラトランジスタQ8、Q9のベースレベルはほばVccとなり、バイポーラトランジスタQ8、Q9は確義側にある。

ピット線対 2 A 1 、 2 A 2 のうち導通されたメモリセル 1 A の右側ライン 2 A 2 のレベルが L であるため、 客込み実行部 31の右側のバイポーラトランジスタ Q 9 から流れる リード 電流は、 抵抗 r 7 を経由してメモリセル 1 A の N チャネルトランジスタ Q 18、 Q 14を流れ、 一方メモリセル 1 A の左側ライン 2 A 1 のレベルは且レベルであるため、 左側のバイポーラトランジスタ Q 8 の抵抗

は導通となる。NチャネルトランジスタQ4. Q5が導通のときには右側のパイポーラトランジスタQ9のペースレベルがV2となるように抵抗するとのとったがスタQ4.Q5の抵抗値が夫々設定されており、ピット線2A1のレベルはほぼV1レベル、ピット線2A2のレベルはほぼV2レベルとなっている。このためメモリセル1Aの方側ライン、ピット線2A2からNチャネルトランジスタQ7.Q5を経由してライト電が流れ、メモリセル1Aの状態は、図示の左側が且レベル、右側がLレベルの状態は、ロテト信号DIの状態がメモリセル1Aに書込まれたこととなる。

込み終了後書込み信号 VEが Hレベルに戻り、
ライトアンプの出力ライン 3 A. 3 日が共に L レベルとなると、 N チャネルトランジスタ Q 3 ~ Q 7 が非導通となる 単パイポーラトランジスタ Q 9 のベースレベルは V 2 から再び V cc に上昇する。このためピット線 2 A 2 の電位もこのパイ

r 6にはリード電流が流れず、左右のピット級の電位差は双方の抵抗 r 6 、 r 7 におけるリード電流の抵抗降下分だけあり、この電位差がコラム選択信号 Y ′ により選択されたセンスアンプ選択用トランジスタ Q 15のいずれかでアクティブとされた当該センスアンプ 41で検出される。

本実施例の半導体記憶装置によると、統出し時におけるピット線対の電位振幅は従来の例えば約50mVから約30mVに減ずることができ、この小さな電位振幅のため統出し時における高速化が可能である。

書込み動作について説明する。書込みのためのビット信号DIはLレベルの信号であるとする。 込み動作のためVEがLレベルになるので、ライトアンプ 82の出力は出力ライン 3 A が L レベル、出力ライン 3 B が H レベルとなる。

このライトアンプ 82の出力を受け、 N チャネルトランジスタ Q 3 、 Q 6 は非導通、 N チャネルトランジスタ Q 4 、 Q 7 は導通となり、 コラム選択信号 Y で選択された N チャネルトランジスタ Q 5

ポーラトランジスタQ 9 の大きな電流駆動能力に 従って電位 V 2 から電位 V 1 に急速に回復し、 再びピット線対 2 A 1 、2 A 2 は同電位となり、 次のサイクルの信号待状態に移行する。このとき のピット線の者込み回復については、回路抵抗と なるコラム切換スイッチ回路がなくなっていることと、 取動能力の大きなバイポーラトランジスタ Q 9 の駆動を受けることとにより、 従来の半導体 記憶装置に比べると急速に回復する。

従来のコラム切換スイッチ回路ではB1-MOS が一トを使用していたが、コラム切換スイッチ回 路においてリード電液供給のためのp-MOS トラ ンジスタの抵抗を小さくしてピット線対の電位 なっさくすることは、p-MOS トランジスタの 占有面積が大きくなり、できるだけ小なくがある でいる各メモリセルの占有面積と関和セず。メモ リセルを体のよくなってしまうという不都合があった。しかし MOS トランジスタを利用した従来のコラム切換スイッチ回路とこれを置換えた本実施例

特開平4-85793 (6)

の 込み実行部との間には占有面積の差は殆どな く、従って占有面積の増大を伴うことなく高速化 が可能となった。

上記機成による結果として本実施例の半導体記憶装置では、従来の例えば 1.8nsの統出し時間が 0.8nsに短縮でき従来の例えば 2 nsの書込み時間が 1 nsに短縮でき、きわめて高速化が可能となった。

[発明の効果]

以上説明したように本発明では、コラム切換スイッチ回路を有しないので、ピット線の電位振行をセンスアンプとしてなり決定される最大限界の決定で小さく設定でき、統出しサイクルにおける高速化が可能となると共に切換スイッチ回路を除したのはかったとして半導体記憶装置の高速化を可能となり、全体として半導体記憶装置の高速化を可能とした。

また書込み後のピット線対の電位回復のための

回復電流を駆動能力の大きなパイポーラトランジスタで直接供給するとした構成により書込み回復時間を更に短縮でき、書込みサイクルにおける高速化が可能となり、半導体記憶装置の高速化を可能とした。

4. 図面の簡単な説明

第1図は本発明の概略構成図。


第2図は実施例の回路図。

第3図は従来の回路図,

第4図は従来のコラム切換スイッチ回路の構成 を示すための回路図である。


第1図において、1はメモリセル、2はピット 線対、3は春込み制御部、31は春込み実行部、4 は統出し制御部、41は統出し実行部、Xはロウ選 択信号、Yはコラム選択信号を示す。

> 出顧人 富士通株式会社 代理人 弁理士 井桁貞 (4.2)



本発明の概略構成図

特別平4-85793 (7)



実施例の回路図

